시냅스

기억장치 컴퓨터에서 프로그램과 데이터를 저장하기 위한 장치 전자적 수단에 의해 기억 및 기록 능력을 실현시키는 장치/소자 2진 정보의 쓰기/읽기/검색이 가능한 다수의 메모리 셀로 구성된 디지털 시스템 기억장치 구분 주기억장치 main memory CPU 레지스터, RAM, ROM 휘발성 volatile -> 일반적으로 memory 라는 표현을 많이 씀 보조저장장치 auxiliary storage device HDD, SSD 비휘발성 nonvolatile -> 일반적으로 storage 라는 표현을 많이 씀 액세스 Access 방법 순차적 sequential 액세스 배열 데이터를 처음부터 자쳬대로 탐색 자기테이프 ARM을 이용 SASD 직접 Direct 액세스 블록의 근처로 직접 이동해 순차적 탐색 자기 ..

CPU가 수행하는 동작들 명령어 인출 Instruction fetch 명령어 해독 Instruction decode 위 두 항목은 무조건 수행 데이터 인출 Data fetch 데이터 처리 Data process (산술적 연산) 데이터 저장 Data store 위 세 항목은 선택적 수행 CPU 기본 구조 산술논리연산장치 Arithmetic and Logical Unit : ALU 사칙연산 논리연산 (And, or, not...etc) 레지스터 세트 Register set CPU 내부에 있는 가장 빠른 저장장치 CPU 가 임시로 저장하는 공간 특수목적/일반목적 레지스터 제어 유니트 Control unit 인출된 명령어를 해독하고 제어 신호를 발생시키는 유니트 CPU 내부 버스 CPU의 내부 버스는 외부의 ..

ARM (Adavanced RISC Machine) 진보된 RISC CPU이다. 정확히는 ARM 아키텍처를 설계하는 ARM 의 명령어 세트와 ISA(Instruction Set Architecture) 물리적 설계가 같아도 명령 집합이 다를 경우 서로 다른 칩이 된다. 스마트폰, 게임기 등 많은 임베디드 시스템에서 사용된다. 기본적인 호환성은 가지지만, 제품군이 파편화 되어있어 플랫폼 종속적이다. CISC 명령어의 집합이 크고, 가변길이의 명령어 연산에 사용되는 복잡한 명령어들을 마이크로 코드 형식으로 수백 개 이상 탑재 메인프레임, x86 계열 RISC CISC의 단점을 극복하기 위하여 고안됨 적은 수의 명령어만으로 명령어 집합을 구성 복잡한 연산도 적은 수의 명령어들을 조합하는 방식으로 수행 단순한..

컴퓨터 정보의 종류 프로그램 코드 데이터 2진수 비트(bit)들의 조합으로 표현 고급 언어에서 기계어 프로그램으로 번역 고급 언어 : Z = X + Y 어셈블리 LOAD A, X ADD A, Y STOR Z, A 기계어 00100101 10000110 01000111 명령어 형식 연산코드(명령코드, Op code) CPU가 수행할 연산을 지정 모드 1bit로 직접번지 및 간접번지를 나타냄 오퍼랜드 필드(operand field) 명령어 실행에 필요한 데이터가 저장된 주소 시스템의 구성 주소 버스, Address bus 메모리 주소나 I/O Unit 포트 번호 전달 CPU와 Memory는 단방향으로 데이터 전달이 가능한 버스를 이용, 주소 전달은 CPU에서 메모리로만 가능 주소는 CPU에 의해 발생되어 기..

명령어 하드웨어가 알아들을 수 있는 언어 그 어휘를 명령어 집합이라고 한다. MIPS cf) 내장 프로그래밍 개념 : 여러 종류의 데이터와 명령어를 메모리에 숫자로 저장할 수 있다는 개념. 하드웨어 연산 MIPS 산술 명령어는 반드시 한 종류의 연산만을 지시한다. 항상 변수 세 개를 갖는 형식을 엄격히 지킨다. 아래는 MIPS 어셈블리어를 통한 덧셈 명령어 예시이다. add a, b, c # b와 c의 합이 a에 자리한다. add a, a, d # b, c, 와 d의 합이 a에 들어간다. add a, a, e # b, c, d, e의 합이 a에 들어간다. 명령어가 피연산자를 반드시 세 개씩 갖도록 제한하는 것은 하드웨어를 단순하게 하자는 원칙과 부합한다. 피연산자의 개수가 가변적이면 하드웨어가 복잡해진다..

컴퓨터 구조 분야의 8가지 위대한 아이디어 Moore의 법칙을 고려한 설계 Moore의 법칙은 18~24개월마다 칩에 집적되는 소자의 수가 2배가 된다는 것. 프로젝트 시작 시점보다 종료 시점의 기술을 예상해야 한다. 설계를 단순화하는 추상화 하위 수준의 상세한 사항을 안 보이게 함으로써 상위 수준 모델을 단순화한다. 병렬성을 통한 성능 개선 여러 개의 제트 엔진을 장착한 비행기... 파이프라이닝을 통한 성능 개선 사람들이 길게 늘어서서 물을 나르는 것... 예측을 통한 성능 개선 예측을 잘못해서 이를 복구하는 비용이 비싸지 않고, 예측이 성공할 확률이 비교적 높은 경우 예측을 해서 미리 일을 수행하는 것이 평균적으로 빠른 경우가 종종 있다. 메모리 계층 구조 최상위 계층에는 제일 비싸지만 작고 빠른 메..